Mikrokernkonstruktion
- Typ: Vorlesung
- Lehrstuhl: Systemarchitektur
- Semester: SS 2009
-
Ort:
HS -101, Geb. 50.34 (UG)
-
Zeit:
Freitag, 11.30 - 13.00
- Beginn: 24.04.2009
-
Dozent:
Prof. Dr. Frank Bellosa, Raphael Neider
- SWS: 2
- ECTS: 3
- LVNr.: 24607
Datum | Referent | Titel | Quelle |
---|---|---|---|
01.05.2009 |
Feiertag | ||
10.07.2009 |
Hr. Bornträger |
Hypervisor and z/VM (pt. 1) | |
10.07.2009 |
Hr. Goebel |
System z Architecture | |
17.07.2009 |
Hr. Bornträger |
Hypervisor and z/VM (pt. 2) | |
17.07.2009 |
Hr. Vaupel |
PR/SM and z/OS (pt. 1) | |
24.07.2009 |
Hr. Vaupel |
PR/SM and z/OS (pt. 2) | |
25.04.2009 |
Raphael Neider |
Overview, Motivation, Problems | |
08.05.2009 |
Raphael Neider |
Threads, System Calls, and Thread Switching | |
15.05.2009 |
Raphael Neider |
TCBs and Address Space Layout | |
22.05.2009 |
Raphael Neider |
IPC Functionality and Interface | |
29.05.2009 |
Raphael Neider |
IPC Implementation | |
05.06.2009 |
Raphael Neider |
Dispatching | |
12.06.2009 |
Raphael Neider |
Virtual Memory Mapping | |
19.06.2009 |
Raphael Neider |
Small Address Spaces | |
26.06.2009 |
Raphael Neider |
Local IPC, Interrupt and Exception Handling | |
26.06.2009 |
Raphael Neider |
Interrupt and Exception Handling | |
03.07.2009 |
Raphael Neider |
Security | |
24.07.2009 |
Raphael Neider |
Review |
Inhalt
In der Vorlesung Mikrokernkonstruktion stellen wir ausgewählte Probleme aus dem Entwurf und der Implementierung von Mikrokernen vor, wobei das Hauptaugenmerk auf dem L4 Mikrokern liegen wird.
Im Anschluss an eine kurze Motivation von Mikrokern-basierten Betriebssystemen werden in der Vorlesung zunächst die grundlegenden Abstraktionen des L4 Mikrokerns vorgestellt: Threads und Adressräume. Die damit zusammenhängenden Probleme des Kerneintritts (syscall), des Threadwechsels und der Verwaltung des virtuellen Kernspeichers werden ebenfalls diskutiert. Darauf aufbauend stellen wir die Mechanismen vor, die zur Manipulation der Kernabstraktionen angeboten werden: Interprozess-Kommunikation (IPC) und 'memory mapping'.
Im weiteren Verlauf der Vorlesung werden dann für auf L4 aufbauende (Betriebs-)Systeme wesentliche Aspekte beleuchtet: Ablaufplanung (scheduling), hardware-abhängige sowie -unabhängige Optimierungen (segmentierte Adressräume und lokale IPC) und Vorkehrungen zur Verwaltung von E/A-Geräten auf Anwendungsebene. Eine Vorlesungseinheit zum Thema Sicherheit/Vertraulichkeit in Mikrokern-basierten Systemen rundet die Vorlesung ab.
Wir freuen uns, dass sich drei Mitarbeiter des IBM Forschungslabors in Böblingen bereit erklärt haben, im Rahmen dieser Vorlesung einen Einblick in die Architektur der System z Mainframes zu gewähren. An den letzten drei Vorlesungsterminen (2009-07-10, 2009-07-17 und 2009-07-24) wird jeweils sowohl um 11:30 Uhr als auch um 14:00 Uhr ein IBM Wissenschaftler Hard- und Software, Speicherverwaltung und Lastverteilung sowie Abrechnungsmechanismen im Kontext “Virtualisierung auf System z” vorstellen.
Literatur zur Vorlesung "Mikrokern-Konstruktion"
Autor(en) | Titel / Quelle |
Joshua LeVasseur |
IA32 Condensed for Kernel Developers, System Architecture Group (updated on May 3, 2006) |
Jochen Liedtke et al. | The Performance of µ-Kernel-Based Systems, Proceedings of the 16th ACM Symposium on Operating System Principles (SOSP), St. Malo, France, October 1997 |
Jochen Liedtke | On µ-Kernel Construction, Proceedings of the 15th ACM Symposium on Operating System Principles (SOSP), Copper Mountain Resort, CO, December 1995 |
Jochen Liedtke | Improving IPC by Kernel Design, Proceedings of the 14th ACM Symposium on Operating System Principles (SOSP), Asheville, NC, December 1993 |
Jochen Liedtke | Toward Real µ-Kernels, Communications of the ACM, 39(9), pp. 70-77, September 1996 |
Jochen Liedtke et al. | The SawMill Framework for Virtual Memory Diversity, Proceedings of the 6th Australasian Computer Systems Architecture Conference (ACSAC 2001), Bond University, Gold Coast, Queensland, January 29 - February 2, 2001 |
Intel Corporation | Intel® 64 and IA-32 Architectures Software Developer's Manual, Volume 1: Basic Architecture |
Intel Corporation | Intel® 64 and IA-32 Architectures Software Developer's Manual, Volume 2A: Instruction Set Reference, A-M |
Intel Corporation | Intel® 64 and IA-32 Architectures Software Developer's Manual, Volume 2B: Instruction Set Reference, N-Z |
Intel Corporation | Intel® 64 and IA-32 Architectures Software Developer's Manual, Volume 3A: System Programming Guide, Part 1 |
Intel Corporation | Intel® 64 and IA-32 Architectures Software Developer's Manual, Volume 3B: System Programming Guide, Part 2 |